* हुआवेई के नए चिप सिद्धांत की नवीनता और प्रभाव पर विशेषज्ञ विभाजित हैं
* किरिन चिप लॉन्च अपने नए चिप आर्किटेक्चर की क्षमता का आकलन करने के लिए महत्वपूर्ण है
* विशेषज्ञ का कहना है कि हुआवेई को अपनी ‘सफलता’ का समर्थन करने के लिए नए चिप डिज़ाइन टूल की आवश्यकता है
एडुआर्डो बैपटिस्टा और चे पैन द्वारा
बीजिंग, – हुआवेई का नया चिप डिजाइन सिद्धांत अर्धचालकों को सिकोड़ने के बजाय ट्रांसमिशन गति को बढ़ाने पर केंद्रित है, जो चीन को अमेरिकी प्रतिबंधों के बावजूद अत्याधुनिक चिप्स बनाने का मार्ग प्रदान करता है, हालांकि यह देखना बाकी है कि क्या यह एक सच्ची सफलता का प्रतिनिधित्व करता है।
चीन को 2019 से ASML की सबसे उन्नत चरम पराबैंगनी लिथोग्राफी मशीनों को आयात करने से रोक दिया गया है, जिससे उसके चिप निर्माताओं की ताइवान के TSMC जैसे वैश्विक नेताओं के साथ छोटी-छोटी विनिर्माण प्रक्रियाओं पर भरोसा करने की क्षमता पर अंकुश लग गया है जो चिप्स को अधिक शक्तिशाली बनाती हैं।
दशकों से, सेमीकंडक्टर उद्योग मूर के नियम द्वारा शासित होता रहा है – यह अवलोकन कि माइक्रोचिप पर ट्रांजिस्टर की संख्या हर दो साल में लगभग दोगुनी हो जाती है।
हुआवेई ने इस सप्ताह एक वैकल्पिक दृष्टिकोण का अनावरण किया: एक सिद्धांत का उपयोग करके चिप्स और बड़े कंप्यूटिंग सिस्टम के माध्यम से सिग्नल को स्थानांतरित करने में लगने वाले समय को कम करना जिसे वह ताऊ स्केलिंग कानून कहता है।
इसकी केंद्रीय तकनीक, लॉजिकफोल्डिंग का लक्ष्य लॉजिक, एनालॉग और मेमोरी सर्किट को स्टैक्ड, अधिक मजबूती से जुड़े ढांचे में व्यवस्थित करना है, जिससे अगले दशक में घनत्व, दक्षता और घड़ी की गति में संभावित सुधार हो सके।
समर्थक इसे चिप प्रगति को बढ़ाने के एक तरीके के रूप में देखते हैं क्योंकि विनिर्माण प्रगति धीमी होने लगती है।
हुआवेई के सेमीकंडक्टर व्यवसाय के अध्यक्ष हे तिंगबो ने इस सप्ताह चीन के पीपुल्स डेली को बताया, “हुआवेई के लिए, चिप्स को दो प्रमुख बाधाओं का सामना करना पड़ता है। एक अपरिहार्य है कि मूर का कानून अगले दशक के भीतर एक भौतिक ‘दीवार’ से टकराएगा।”
उन्नत ईयूवी मशीनों के आयात पर अमेरिकी प्रतिबंधों के संभावित संदर्भ में उन्होंने कहा, “दूसरा आकस्मिक है क्योंकि बाहरी प्रतिबंधों के कारण हुआवेई को अपने साथियों की तुलना में पहले इस ‘दीवार’ का सामना करना पड़ा।”
लेकिन दूसरों का तर्क है कि विलंबता को कम करना हमेशा अर्धचालक डिजाइन का हिस्सा रहा है और कई अंतर्निहित विचार त्रि-आयामी स्टैकिंग, उन्नत पैकेजिंग और सिस्टम अनुकूलन में मौजूदा काम से मिलते जुलते हैं।
एनवीडिया के सीईओ जेन्सेन हुआंग ने गुरुवार को ताइपे में संवाददाताओं से कहा, “यह हुआवेई के लिए एक सफलता है, लेकिन यह टीएसएमसी के लिए कोई खतरा नहीं है।” “TSMC कितने समय से डाई स्टैकिंग और 3D पैकेजिंग का उपयोग कर रहा है? लगभग 10 वर्षों से। और इसलिए TSMC की तकनीक बहुत उन्नत है।”
अधिक शक्तिशाली कंप्यूटिंग सिस्टम बनाने की दौड़ में, चिप उद्योग ने पहले से ही उन्नत पैकेजिंग प्रौद्योगिकियों को अपना लिया है जो चिप्स को लंबवत रूप से स्टैक करते हैं।
टीएसएमसी SoIC नामक अपनी पैकेजिंग तकनीक के साथ सबसे आगे रहा है, जो आकार को कम करने और प्रदर्शन में सुधार करने के लिए अधिक मजबूती से एकीकृत विषम चिपलेट्स को सक्षम बनाता है।
एसके हाइनिक्स और सैमसंग इलेक्ट्रॉनिक्स जैसे मेमोरी चिप निर्माता मल्टी-लेयर मेमोरी चिप्स, एआई चिपसेट के प्रमुख घटक, और बिजली दक्षता और प्रदर्शन में सुधार करने के लिए उन्नत 3डी स्टैकिंग और पैकेजिंग तकनीकों का उपयोग करते हैं।
हुआवेई का मानना है कि लॉजिकफोल्डिंग वास्तव में 3 डी इंटीग्रेटेड सर्किट स्टैकिंग में आमतौर पर उपयोग की जाने वाली तकनीकों से आगे निकल सकती है, हुआवेई सेमीकंडक्टर के मुख्य वैज्ञानिक लियाओ हेंग के अनुसार, “कई परतों में लॉजिक सर्किट के महत्वपूर्ण पथों को बहुत बारीकी से और सावधानीपूर्वक विभाजित करने के लिए धन्यवाद”।
लेकिन बर्नस्टीन विश्लेषकों ने एक नोट में चेतावनी दी है कि कई चिप परतों को ढेर करने से ट्रांजिस्टर घनत्व बढ़ जाता है, इससे बिजली घनत्व भी बढ़ जाता है और चिप्स के अधिक गर्म होने का खतरा होता है। उन्होंने कहा कि उत्पादन की पैदावार और लागत अपनाने में एक और बाधा होगी।
हुआवेई का अपना रोडमैप भी उन चुनौतियों की ओर इशारा करता है। हुआवेई के उन्होंने कहा कि इस दृष्टिकोण के लिए फोल्डेड चिप आर्किटेक्चर के अनुकूल नए सेमीकंडक्टर डिजाइन टूल की आवश्यकता होगी, साथ ही स्मार्टफोन से लेकर बड़े एआई डेटा केंद्रों तक उपकरणों में गर्मी का प्रबंधन करने के बेहतर तरीकों की आवश्यकता होगी।
मंगलवार को ताऊ स्केलिंग पर एक पैनल चर्चा के दौरान इंटरनेशनल बिजनेस स्ट्रैटेजीज के सीईओ हैंडेल एच. जोन्स ने कहा, “चिप स्तर पर नहीं, बल्कि समय के आधार पर सिस्टम स्तर पर क्षेत्र को अनुकूलित करने की पद्धति के साथ, जो ईडीए विक्रेताओं के लिए क्षमता आवश्यकताओं को नाटकीय रूप से बदल देगा।”
कैडेंस डिज़ाइन सिस्टम और सिनोप्सिस जैसे विक्रेताओं द्वारा निर्मित मुख्यधारा ईडीए सॉफ़्टवेयर परिष्कृत अर्धचालक उपकरणों के लिए ब्लूप्रिंट बनाने में महत्वपूर्ण भूमिका निभाता है।
हुआवेई के सबसे ठोस दावे एक नए किरिन स्मार्टफोन चिप पर केंद्रित हैं जो इस साल के अंत में लॉन्च किया जाएगा, जो इसके लॉजिकफोल्डिंग आर्किटेक्चर का उपयोग करने वाला पहला होगा।
हुआवेई के हे ने सोमवार को एक भाषण में कहा कि इसके पहले सिंगल-लेयर डिज़ाइन की तुलना में, नई चिप बिजली दक्षता में 41% सुधार करेगी और चिप की अधिकतम परिचालन गति को लगभग 13% बढ़ाएगी।
यदि व्यावसायिक पैमाने पर हासिल किया गया तो ये आंकड़े महत्वपूर्ण होंगे। लेकिन हुआवेई ने उत्पादन उपज की जानकारी, लागत की तुलना या इस बात का स्पष्ट विवरण नहीं दिया कि अधिक उन्नत प्रक्रिया नोड्स का उपयोग करके बनाए गए प्रतिद्वंद्वी चिप्स के साथ लाभ की तुलना कैसे की जाएगी।
टेक रिसर्च फर्म ओमडिया के मुख्य विश्लेषक लियान जे सु ने कहा, “फिलहाल ऐसा कुछ भी ठोस नहीं है जिसे स्वतंत्र रूप से सत्यापित किया जा सके या अन्य खिलाड़ियों के मुकाबले बेंचमार्क किया जा सके।”
यह लेख पाठ में कोई संशोधन किए बिना एक स्वचालित समाचार एजेंसी फ़ीड से तैयार किया गया था।
